入门其实非常简单，掌握一定数字电路知识就可以进行FPGA开发了，但是要做到熟练应用则需要大量的阅读书籍和实战经验。下面是几点建议，仅供参考，1.FPGA入门---不管是在大学期间还是刚开始工作，周围看的比较多的是夏宇闻老师的Verilog数字系统设计，这里真的不建议看，但是如果是课程要求那就没有办法了，在有一定数字电路基础的情况下，建议直接某bao买个简单的开发板，比如Xilinx、Altera或者国产紫光等开发板直接上手来实战。
2.关于学习哪种FPGA平台---FPGA是学Xilinx还是Altera的FPGA，这是很多人感觉到困惑的地方。毫无疑问，在实际工程应用领域，Xilinx的FPGA用的最多，占有率最高但在高校里面正好相反，Altera用的最多同时国产FPGA也在慢慢崛起，比如紫光、安陆、复旦微等。
1、如何生成XilinxFPGA的Cadence原理图库对于Altera公司的FPGA来说，貌似都提供了现成的olb文件(这说明Altera在客户维持方面做得挺贴心的)，但经过仔细调研，发现Xilinx并不提供现成的的FPGA原理图库。由于现在FPGA管脚数越来越多(多的达1000个以上)，一个一个地输入管脚名，简直是噩梦。而且，即使你很勤劳地把所有管脚都输入，也难保其中不会出错。
第1步：当然是到Xilinx的官网上下载所谓pinout文件。比如说我下载了一个virtex2_pkgs_zip.zip文件，包含了VII的所有型号FPGA的pinlist。例如其中的2v500fg256就是我想要的。第2步：打开2v500fg256.txt，会看到其中的PackageName、Bankname,IOType这三列信息很有用。
2、xilinx的FPGAVertex5的时钟分配是怎么回事?GC管脚和CC管脚具体指...GCGlobalClockCCClockCapableGC为全局时钟脚，属于全局时钟资源，不同的芯片不同的封装其数目可能不同；CC为局部(Region)时钟角，与GC不同，CC只能为所在的Bank及/或相邻的Bank提供时钟输入；与普通IO的区别，在同步数字电路中，一种理想的情况是，各个触发器的时钟具有相同的相位(Skew)，最小的倾角(Slew)（近矩形），而全局时钟资源正是为了这个目的而存在的，时钟由GC脚进入FPGA，由BUFG缓冲，经专门的时钟布线资料，以最小的时延差(Skew)/抖动(Jitter)到达FPGA上各Bank中供各种时序电路使用。