什么是上拉阻力？上拉电阻有什么用途问题1:什么是上拉电阻和下拉电阻，它们有什么用途？51的上拉电阻原则上都是10K，太容易连接了。一般上拉电阻都是10K！功能是使引脚处于低电平，上拉电阻和下拉电阻的范围由器件决定(我们一般用10K) Vcc上拉电阻|||||下拉电阻Gnd一般用来增加电流，加强电路的驱动能力，例如，在p0端口可以用作io端口之前，51的p1端口连接有一个上拉电阻，上拉和下拉的区别在于，一个是上拉电流，一个是吸电流，吸电流一般大于上拉电流。

电源与元器件之间的上拉电阻称为下拉电阻，平时用来使引脚处于高电平到元器件，上拉电阻和下拉电阻范围由器件决定(我们一般用10K) Vcc上拉电阻||||||下拉电阻Gnd一般来说，上拉或下拉电阻的作用是增加电流，加强电路的驱动能力，比如51的p1口，p0口必须接一个拉电阻才可以作为io口。上拉和下拉的区别，一个是拉电流，一个是吸电流。一般来说，吸电流比拉电流大，即吸电流的驱动能力更强。

姓名:王学号:学院:电子工程学院转自:？上拉和下拉电阻的基本功能和原理上拉和下拉电阻的详细说明上拉和下拉电阻在不同应用中有什么区别上拉或下拉电阻(两者统称为“下拉电阻”)最基本的功能是通过一个电阻将状态不确定的信号线箝位到高电平。不管怎么用，基本功能都是一样的，但是在不同的应用中，对电阻的阻值会有不同的要求，这也引出了很多新概念，这一节我们会讲到。

不建议太大众化。有必要了解这个问题的本质，以帮助你后期的申请。上拉电阻是拉至电源的电阻，但并非所有IO端口都被使用。如果是输入端口的上拉，那是因为输入端口往往是高阻态，比如MOS晶体管的栅极。如果没有默认的上拉电阻，其状态可能不确定，容易被静电损坏。此时，上拉(或下拉)电阻的阻值一般为10K，因为基本没有电流需求。

一般在高压部分。一般用于高压零件。因为10M的电阻电流在低压部分很小，可以认为是开路。以内阻为20K的万用表为例。用10V测量电压时，内阻只有200K。只有用在高压部分，才能起到阻隔电流的作用，或者和电容一起构成滤波电路。在实际应用中，10K欧姆电阻是应用最广泛的拉电阻。用上拉电阻还是下拉电阻，主要看电路系统本身的需要。例如，对于一个高效的使能控制信号(EN)，如果我们希望电路系统在上电后处于无效状态，我们会使用下拉电阻。

第一个是增加传感器的驱动电流。不接也没关系，就是限流电阻。如果其中一个坏了，不会损坏另一个。例如，如果18D20的DQ内部故障接地，CPU通信的高电平将导致短路，这可能会损坏IO端口。那个电阻无所谓，一般都是1K10K。这个比较好找。我的是stc89c52单片机。我按照上面说的做了，但是还是无法显示数据。我必须接受排除吗？

■是的，10K是一个上拉和下拉偏置值，可以用在大多数IC中。特别适用于静态电流小的电路。51的上拉电阻原则上都是10K，太容易连接了。一般上拉电阻都是10K！对于特殊要求，还可以增加上拉电阻。10K还可以，但一般建议用5.1k，具体情况看你的外围电路决定上拉电阻。不知道怎么算就5.1k吧，电流适中，上拉容量也不算小。

问题1:什么是上拉电阻和下拉电阻，它们的用途是什么？向上意味着高水平；我说的下，是指低水平。上拉就是通过一个电阻把信号接到电源上，一般用于时钟信号，数据信号等等。下拉就是通过一个电阻把信号接地，一般用来保护信号。这是根据电路的需要而设计的，主要目的是防止干扰和增加电路的稳定性。如果没有上拉，时钟和数据信号容易出错。毕竟CPU的功率是有限的，总线多的时候很难提供高电平的信号。

如果没有下拉，保护电路容易受到外界干扰，使CPU误认为被保护对象有问题而采取保护动作，造成误保护。应根据电路要求设置上拉和下拉。问题2:电路中上拉电阻和下拉电阻的作用是什么？数字电路有三种状态:高电平、低电平和高阻态。然而，在某些情况下，不希望具有高电阻状态。根据设计要求，通过上拉或下拉电阻，电路可以处于稳定状态。

1。上拉是通过一个电阻将不确定信号箝位在高电平，这个电阻也起到了限流的作用。同样，下拉就是通过一个电阻把不确定信号箝位在低电平。二、上拉电阻的作用:1。TTL电路驱动CMOS电路时，如果电路的输出高电平低于CMOS电路的最低高电平(一般为3.5V)，则需要在TTL的输出端连接上拉电阻，以提高输出高电平的值。2.OC门电路中必须使用上拉电阻来提高输出的高电平。

4.在CMOS芯片上，为了防止静电造成的损坏，不使用的管脚不能悬空，一般连接拉电阻，以降低输入阻抗，提供放电路径。5、芯片的管脚增加了拉电阻，提高了输出电平，从而提高了芯片输入信号的噪声容限，增强了抗干扰能力，6、提高总线的抗电磁干扰能力，引脚悬空时更容易接受外界电磁干扰。7.长线传输中电阻不匹配容易造成反射波干扰，而正、下拉电阻为电阻匹配，有效抑制了反射波干扰。