PCBLayout的个人习惯设置！刚开始Layotut的时候，第一件事就是先导入网表，然后设置过孔，规则，单位，网格和颜色等，画好板之后再一层一层的生成gerber文件。当然，也可以把一个画好的PCB文件复制一份，再把里面的内容删掉，不过这样做有时会出一些意想不到的问题，后来翻了一下pads帮助中Start-up文件的说明，才知道这些设置都可以保存到start-up文件中。
1、PADSLayout如何高效进行PCBLayout设计1、布线前一定要布局好（按照板框尺寸、板框结构、电路模块规划优先级等要素，从整体到模块，再将模块电路内部布局细化开来，去规划）2、正确的布局方法。①分散元器件，logic链接layout（布局操作即可同步logic），每个模块电路布局操作应“先大后小”（大：MCU、IC等；小：R、C、L、D等），②考虑散热问题、排针一般安装在板边、天线尽量只有一个方向有元件、晶振电路布局应让时钟信号线尽可能的短，③IC贴片元件周围空间不宜过小（便于贴片焊接），像0402、0603等小元件可紧邻挨着，④最后就是方向一致、元件对齐了。
2、如何使用allegro在pcb板内部挖空一个区域如何设置禁止铺铜区域CadenceAllegro画完PCB铺完铜箔(覆铜)后，如果需要再对PCB进行布线检查或调整，总感觉那些shape好碍眼，Allegro的铺铜shape能否设置得像pads一样，默认只显示铺铜边框或者默认不显示呢？Allegro能否单独关闭铺铜shape的显示而保留布线trace单独显示呢？作为如此强大的EDA设计软件，连这种功能都不能实现？
Followme,秀给你看！CadenceAllegro的shape默认显示模式是通过菜单“Setup”>“UserPreferences…”，然后在弹出的“?2UserPreferencesEditor”?2用户配置窗口中选择“Display”选项下的“shape_fill”,勾选对应的选项即可实现禁止铺铜显示还是显示铺铜边框功能，很是方便。